你的位置:首頁 > 互連技術(shù) > 正文

一文搞清楚端接與拓?fù)涫鞘裁矗?/h2>

發(fā)布時間:2020-03-12 責(zé)任編輯:lina

【導(dǎo)讀】在高速數(shù)字系統(tǒng)中,傳輸線上阻抗不匹配會引起信號反射,減小和消除反射的方法是根據(jù)傳輸線的特性阻抗在其發(fā)送端或接收端進(jìn)行阻抗匹配,從而使源反射系數(shù)或負(fù)載反射系數(shù)為零。
 
端接目的與種類
在高速數(shù)字系統(tǒng)中,傳輸線上阻抗不匹配會引起信號反射,減小和消除反射的方法是根據(jù)傳輸線的特性阻抗在其發(fā)送端或接收端進(jìn)行阻抗匹配,從而使源反射系數(shù)或負(fù)載反射系數(shù)為零。
 
傳輸線的端接通常采用兩種策略:
 
1)使負(fù)載阻抗與傳輸線阻抗匹配,即終端端接;
2)使源阻抗與傳輸線阻抗匹配,即源端端接。
 
端接策略選擇
如果負(fù)載反射系數(shù)或源反射系數(shù)二者任一為零,反射將被消除。從系統(tǒng)設(shè)計的角度,應(yīng)首選策略1,因其是在信號能量反射回源端之前在負(fù)載端消除反射,因而消除一次反射,這樣可以減小噪聲、電磁干擾(EMI)及射頻干擾(RFI),而策略2則是在源端消除由負(fù)載端反射回來的信號,只是消除二次反射,在發(fā)生電平轉(zhuǎn)移時,源端會出現(xiàn)半波波形,不過由于策略2實現(xiàn)簡單方便,在許多應(yīng)用中也被廣泛采用。
 
串接端接
源端端接主要是串接端接方法,串行端接是通過在盡量靠近源端的位置串行插入一個電阻RT(典型10Ω到75Ω)到傳輸線中來實現(xiàn)。串行端接是匹配信號源的阻抗,所插入的串行電阻阻值加上驅(qū)動源的輸出阻抗應(yīng)大于等于傳輸線阻抗(輕微過阻尼)。這種策略通過使源端反射系數(shù)為零從而抑制從負(fù)載反射回來的信號(負(fù)載端輸入高阻,不吸收能量)再從源端反射回負(fù)載端。
 
 
一文搞清楚端接與拓?fù)涫鞘裁矗? title=
 
串行端接的優(yōu)點在于:
每條線只需要一個端接電阻,無需與電源相連接,消耗功率小。
 
串聯(lián)電阻匹配終端的優(yōu)勢還在于可以減少板上器件的使用數(shù)量和連線密度。
 
串行端接的缺點在于:
當(dāng)信號邏輯轉(zhuǎn)換時,源端會出現(xiàn)半波幅度的信號,這種半波幅度的信號沿傳輸線傳播至負(fù)載端,又從負(fù)載端反射回源端,持續(xù)時間為2TD(TD為信號源端到終端的傳輸延遲),這意味著此時沿傳輸線不能加入其它的信號輸入端。
 
串行端接適用于如下場合:
1)可以不受終端負(fù)載阻抗的影響;
2)器件輸出阻抗小于傳輸線特性阻抗;
3)一般在源同步信號中用得較多的是源端匹配,因為源同步信號線的信號流向相同,串?dāng)_主要為后向串?dāng)_,源端匹配就可以吸收后向的串?dāng)_。
4)信號通路上加接了元件,增加了RC 時間常數(shù)從而減緩了負(fù)載端信號的上升時間和下降時間,因而不適合用于高頻信號通路(如高速時鐘等)
 
一文搞清楚端接與拓?fù)涫鞘裁矗? title=
 
并行端接
 
一文搞清楚端接與拓?fù)涫鞘裁矗? title=
 
并行端接主要是在盡量靠近負(fù)載端的位置加上拉和/或下拉阻抗以實現(xiàn)終端的阻抗匹配,根據(jù)不同的應(yīng)用環(huán)境,這種端接方式是簡單地在負(fù)載端加入一下拉到信號地的電阻R(R=Z0)來實現(xiàn)匹配。采用此端接的條件是驅(qū)動端必須能夠提R=Z0供輸出高電平時的驅(qū)動電流以保證通過端接電阻的高電平電壓滿足門限電壓要求。在輸出為高電平狀態(tài)時,這種并行端接電路最大的缺點是消耗的電流過大,如果電源是5v,驅(qū)動電流可能達(dá)到50-100ma,這是普通驅(qū)動器無法達(dá)到的。一般器件很難可靠地支持這種端接電路。
 
戴維寧(Thevenin)端接
 
一文搞清楚端接與拓?fù)涫鞘裁矗? title=
 
戴維寧(Thevenin)端接即分壓器型端接,它采用上拉電阻R1和下拉電阻R2構(gòu)成端接電阻,通過R1和R2吸收反射,此端接通常是為了獲得最快的電路性能和驅(qū)動分布負(fù)載而采用的。
 
此端接方案降低了對源端器件驅(qū)動能力的要求,電阻R1和R2一直在從系統(tǒng)電源吸收電流,直流功耗較大。
 
并聯(lián)端接的優(yōu)點是信號沿全線無失真。在驅(qū)動多扇出時,負(fù)載可經(jīng)分枝短線沿線分布,而不是像在串聯(lián)端接中那樣必須把負(fù)載集中在線的末端。
 
交流端接
 
一文搞清楚端接與拓?fù)涫鞘裁矗? title=
 
R 要小于等于傳輸線阻抗Z0,電容C 必須大于100pF,推薦使用0.1uF 的多層陶瓷電容。電容有阻低頻通高頻的作用,因此電阻R 不是驅(qū)動源的直流負(fù)載,故這種端接方式無任何直流功耗。并行AC端接是在波形匹配的基礎(chǔ)上增加一個電容,它消耗更少的功率。引入的延時與RC有關(guān)。AC終端匹配技術(shù)主要用于時鐘電路。
 
二極管端接
 
一文搞清楚端接與拓?fù)涫鞘裁矗? title=
 
優(yōu)勢
通常是自動的,許多器件都有輸入保護(hù)二極管
 
劣勢
二極管頻率響應(yīng)特性要求
 
拓?fù)浣Y(jié)構(gòu)
走線的拓?fù)浣Y(jié)構(gòu)是指一根網(wǎng)線的布線順序及布線結(jié)構(gòu)。在實際電路中常常會遇到單一驅(qū)動源驅(qū)動多個負(fù)載的情況,驅(qū)動源和負(fù)載構(gòu)成了信號的拓?fù)?。不同的拓?fù)浞植紝π盘柕挠绊懯欠浅o@著的。當(dāng)使用高速邏輯器件時,除非走線分支長度保持很短,否則邊沿快速變化的信號將被信號主干走線上的分支走線所扭曲。
 
通常情形下,PCB走線采用兩種基本拓?fù)浣Y(jié)構(gòu),即菊花鏈(Daisy Chain)布線和星形(Star)分布。
 
點對點拓?fù)?/div>
點對點驅(qū)動方式是指每個輸出僅驅(qū)動一個負(fù)載,這是信號的理想驅(qū)動方式。系統(tǒng)中的各種信號(特別是高速信號和時鐘信號)應(yīng)盡可能采用點對點驅(qū)動方式。端接方式靈活,可以根據(jù)信號要求、單板布線情況,驅(qū)動器件等具體情況,使用源端匹配和終端匹配,信號傳輸質(zhì)量可以得到保障。
 
菊花鏈
 
一文搞清楚端接與拓?fù)涫鞘裁矗? title=
 
對于菊花鏈布線,布線從驅(qū)動端開始,依次到達(dá)各接收端。如果使用串聯(lián)電阻來改變信號特性,串聯(lián)電阻的位置應(yīng)該緊靠驅(qū)動端。在控制走線的高次諧波干擾方面,菊花鏈走線效果最好。但這種走線方式布通率最低,不容易100%布通。
 
實際設(shè)計中,菊花鏈布線中分支長度盡可能短,安全的長度值應(yīng)該是:Stub Delay <= Trt *0.1.。這種拓?fù)浣Y(jié)構(gòu)占用的布線空間較小并可用單一電阻匹配終結(jié)。但是這種走線結(jié)構(gòu)使得在不同的信號接收端信號的接收是不同步的。
 
星形拓?fù)?/div>
 
一文搞清楚端接與拓?fù)涫鞘裁矗? title=
 
星形拓?fù)浣Y(jié)構(gòu)可以有效地避免時鐘信號不同步問題,其缺點是每條分支上都需要終端電阻。終端電阻的阻值應(yīng)和連線的特征阻抗相匹配。這可通過手工計算,也可通過CAD工具計算出特征阻抗值和終端匹配電阻值。
 
當(dāng)系統(tǒng)的不同信號接收端信號的接收要求是同步時,星形拓?fù)涫亲詈线m的。
 
在一般情況下,都不可以完全消除反射,通過改變電阻阻值與端接方式,最終找到一個可以接受的方案。
  
免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請聯(lián)系小編進(jìn)行處理。
 
 
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉